Rabu, 09 Desember 2015

Transistor Efek Medan (FET)



Transistor Efek Medan






a.       Perbedaan FET dan Transistor Bipolar
                Transistor efek medan (field-effect transistor = FET) dengan transistor bipolar memiliki perbedaan mendasar yaitu:
·         Pada transistor bipolar arus output (IC) dikendalikan oleh arus input(IB). sedangkan dalam FET arus output (ID) dikendalikan oleh tegangan input (VGS), karena arus input adalah nol. Sehingga input FET sangat besar, dalam orde puluhan meggaohm.
·         Dibandingkan dengan transistor bipolar FET lebih stabil terhadap temparatur dan konstruksinya lebih kecil serta pembuatannya lebih mudah dari transistor bipolar,
·         FET bekerja atas aliran pembawa mayoritas saja, sehingga FET cendrung membangkitkan noise (desah) lebih kecil dari pada transistor bipolar.
·         Namun umumnya transistor bipolar lebih peka terhadap input atau dengan kata lain penguatannya lebih besar. Disamping itu transistor bipolar mempunyai lineritas yang lebih baik dan respon frekuensi yang lebih lebar.

b.      Konstruksi dan Karakteristik JFET (junction field-effect transistor )
JFET adalah komponen tiga terminal dimana salah satu terminal dapat mengontrol arus antara dua terminal lainnya. JFET terdiri atas dua jenis, yakni kanal-N dan kanal-P, sebagaimana transistor terdapat jenis NPN dan PNP.  Berikut akan dibahas mengenai kanal-N, karena kanal-P adalah kebalikan dari kanal-N


bagian atas dari kanal dihubungkan ke terminal yang disebut Drain (D) dan bagian bawah dihubungkan ke terminal yang disebut Source (S). pada sisi kiri dan kanan dari kanal-N dimasukkan bahan tipe P yang dihubungkan bersama-sama ke terminal yang disebut dengan Gate (G).
                pada saat terminal belum diberi tegangan bias dari luar, maka pada persambungan P dan N pada kedua gate terdapat daerah pengosongan. Pada daerah pengosongan tidak terdapat pembawaan muatan bebas, sehingga tidak mendukung aliran arus sepanjang kanal.

                Apabila antara terminal D dan S diberi teganan positip (VDS = positip) dan antara terminal G dan S diberi tegangan nol (VGS = 0), maka persambungan antara G dan D mendapat bias negatif, sehingga daerah pengosongan semakin lebar. Sedangkan persambungan antara G dan S daerah pengosongannya tetap seperti semula saat tidak ada bias. Untuk membuat VGS  =  0 adalah dengan cara menghubungkan terminal G dan terminal S.
                Dengan adanya VDS bernilai positif, maka electron dari S akan mengalir menuju D melewati kanal N, karena kanal-N tersedia banyak pembawa muatan mayoritas electron. Dengan kata lain arus listrik pada drain (ID) mengalir dari sumber VDS dan arus pada source (IS) menuju sumber. Aliran electron ini melewati celah yang disebabkan oleh daerah pengosongan sebelah kiri dan kanan.
               

                Apabila tegangan VDS diperbesar maka persambungan G dan D semakin besar mendapat tegangan bias mundur, sehingga daerah pengosongan semakin melebar. Apabila tegangan VDS dinaikan terus sehingga daerah pengosongan sebelah kiri dan kanan bersentuhan maka aliran electron akan jenuh yang disebut dengan kondisi pinch-off. Pada kondisi ini (arus mulai jenuh dan VGS = 0) tegangan VDS disebut dengan tegangan pinch-off (Vp). Kenaikan VDS sesudah ini tidak akan menambah arus ID lebih besar lagi atau ID akan tetap, yakni yang disebut dengan IDSS (drain-source saturation current). IDSS adalah arus drain maksimum dengan kondisi VGS = 0 volt dan VDS = |Vp|.

c.       Krakteristik Transfer JFET
Persamaan Shockley:

Karakter transfer JFET merupakan hubungan antara arus drain ID dengan tegangan gate-source VGS setelah tercapai titik pinch-off. Apabila harga VGS = 0 dimasukkan ke persamaan Shockley:

Apabila harga VGS = Vp dimasukkan:
               
Selanjutnya dengan memasukkan bernagai harga VGS kedalam persamaan Shockley akan diproleh kurva transfer lengkap.

Tegangan VDS yang diperlukan untuk membuat arus ID menjadi jenuh (titik pinch-off) tergantung dari harga VGS-nya. Bila VGS = 0, maka VDS yang diperlukan adalah semakin kecil. Hubungan VDS(sat) ini dinyatakan dengan persamaan:
VDS(sat) =  VGS = Vp
Daerah operasi adalah sesudah titik pinch-off dan dibawah daerah break-down. Pada daerah ini arus ID jenuh dan tergantung dari harga VGS dan tidak tergantung dari VDS, sesuai dengan persamaan Shockley. Daerah antara titik pinch-off dan break-down disebut juga dengan daerah aktif atau daerah jenuh, dimana JFET banyak dipakai sebagai penguat. Sedangkan sebelum titik pinch-off disebut daerah ohmik atau daerah yang dikendalikan tegangan (voltage-controlled region), dimana JFET berlaku seperti resistr variable.

 



DAFTAR RUJUKAN
Surjono, herman dwi. (2008). Elektro analog. Jember – jawa timur: cerdas ulet kreatif.


               

Tidak ada komentar: